奇捷科技将在2023国际集成电路展览会发表针对DFT的最新ECO技术

为 DFT 在 ECO 操作过程中保持完整性且根据需要进行更新提供了捷径

奇捷科技 (Easy-Logic Technology) 将于3月29-30日的2023国际集成电路展览会暨研讨会中发表针对ASIC设计中 Design-For-Test (DFT) 所提出的 Functional ECO解决方案。

随着ASIC芯片的复杂度不断提高，项目进度越来越紧迫，在设计过程中出现RTL需要变更的情况越来越频繁。为解决此问题所需要进行的 Functional ECO操作为设计团队带来极大的挑战，其中 DFT 扫描链修改尤其难以掌握。奇捷科技作为EDA行业领域中逻辑功能变更的技术引领者，将在展会中详细展示其产品给客户带来的价值。 

关于功能性ECO

一次成功的功能性ECO带来的商业利益是无法衡量的。这类 ECO 工作实际上节省了重做项目的时间和成本，更是避免了产品延期可能导致的巨大损失。但是ECO工作不是一个简单的操作，其功能修改成功的门槛本来就很高，尤其困难的是工程师在功能变更后对EDA工具自动插入的DFT扫描链很难修改，导致芯片测试的覆盖率下降，甚至错失产品的最佳的市场时机。

关于DFT 的 ECO功能

奇捷科技的EasylogicECO是市场上最能给客户加强竞争力的解决方案。EasylogicECO 充分支持在ECO过程中的DFT实际需求— 确保扫描链、MBIST等测试电路的特别约束在ECO过程中不会被影响。并且，如果ECO网表中增加了新的寄存器或者删除了旧有寄存器，EasylogicECO均可以在满足测试电路特别约束的条件下自动对扫描链进行更新，从而大大加快ECO的完成时间。

展会现场我们的技术支持团队将为参观来宾说明各种相关的功能性ECO解决方案。欢迎大家莅临奇捷科技展台与我们针对EasylogicECO的逻辑功能变更及DFT扫描链的修改做一次深入的探讨！